Полный текст
Топология DDR4: правила разводки адресно-командной шины и шины данныхТрассировка модулей DDR4 требует ювелирного контроля задержек. Главная сложность кроется в архитектуре интерфейса: шина данных (DQ) работает по топологии point-to-point с опорой на полигон земли, тогда как адресно-командная (CA) строится по принципу fly-by с опорой на питание VDD. Ошибка в длине fanout-цепей неизбежно нарушит тайминги.Штатный инструментарий Altium Designer пасует при калькуляции задержек на составных цепях с терминальными резисторами. Возникает потребность в неочевидных эвристиках — от искусственного закорачивания цепей в схеме до создания фиктивных PCB-компонентов. Настроим правила xSignals для корректной разводки платы.