Полный текст
Чужой ASIC-код на FPGA: почему нельзя просто нажать «Синтез»Производство ASIC не прощает ошибок и сжигает время. Чтобы драйверы и софт писались задолго до готовности кремния, аппаратную логику разворачивают на ранних ПЛИС-прототипах.Но запустить сторонний SystemVerilog-код, написанный эксклюзивно под ASIC, на архитектуре FPGA — та ещё задача. Требуется ювелирная адаптация подсистемы PCI Express через минимальные воздействия, чтобы не сломать чужую логику.Оценим нестандартные приёмы трансформации такого кода.